

Moppel Hardware

Ergänzungen Serielles Interface

(Stand 26.01.2015)

Inhalt:

Seite 2	Beschreibung, Übersichtsplan
Seite 3	Portadressen, Modusregister
Seite 4	UART-Controlregister, UART-Status/Datenregister
Seite 5	Timer-Controlregister
Seite 6	Timer-Datenregister, Init-Timer, Baudraten
Seite 7	Anschluß-/Kabelbelegung
Anhang	Testprogramm zur Ermittlung der Timerwerte als ASM und LST-Datei

Beschreibung:

Diese Karte stellt die Schnittstelle zur Außenwelt dar und beinhaltet:

- Kassetteninterface
- Druckerschnittstelle
- 20mA Schnittstelle
- V24 Schnittstelle
- Summer (Bell)


Diese können mit einem Umschalter (Modusregister) entsprechend angesteuert werden. Die Baudrate wird vom Timer SAB8253 aus dem Systemtakt erzeugt, die der UART MC6850 für die Parallel/Seriell-Wandlung benötigt. Schaltpläne findet Ihr im Laborbrief Nr.3 (ELO Sonderheft Nr.63)

Für den Betrieb muss die Karte entsprechend initialisiert werden:

- Gerät über das Modusregister auswählen
- Timer(0) mit der gewünschten Baudrate laden
- UART resetten und gewünschte Betriebsart laden (z.B. 8Daten, 1Stop, keine Parität)

Jetzt können die Daten geschrieben/gelesen werden.

Übersichtsplan:



verinfachte Darstellung aus ELO Sonderheft 63, bzw. Laborbrief 3

Portadressen:

Die Karte belegt 8 Adressen im IO-Bereich:

```
CS_MODE      EQU 0A9H ; Modus (Eingangswahlschalter)
CS_BELL      EQU 0B9H ; Bell (Schnarre)
;
ACIA_CTL     EQU 0E9h ; ACIA 6850 Control/Statusregister
ACIA_DAT     EQU 0F9H ; Daten lesen/schreiben
;

TIMER_CTL    EQU 0D9H ; Timer 8253 Controlregister
TIMER_0      EQU 89H  ; Zähler 0 für Baudraten
TIMER_1      EQU 99h  ; Zähler 1 * nicht benutzt
TIMER_2      EQU 0C9h ; Zähler 2 * nicht benutzt
;
```

Modusregister:

```
;  
; Modusregister A9h  
;  
; 7 6 5 4 3 2 1 0  
; I I I I I I I I  
; I I I I I I I 0 = Relais 0  
; I I I I I I 0 x = Relais 1  
; 0 0 0 0 0 1 x x = Modus 2 20mA  
; 0 1 0 0 1 0 x x = Modus 3 V24  
; x x 0 1 0 0 x x = Modus 4 DTR  
; 1 0 1 0 0 0 x x = Modus 5 Printer  
; 1 1 x x x x x x = Kassette  
;  
; 0 0 0 0 0 1 1 1 = 07h Modus 2 (20mA)  
; 0 1 0 0 1 0 1 1 = 4Bh Modus 3 (V24)  
; 0 1 0 1 1 0 1 1 = 5Bh Modus + 4 (V24 mit DTR)  
; 1 0 1 0 0 0 1 1 = A3h Modus 5 (Drucker)  
; 1 1 0 0 0 0 1 1 = C3h Kassettenbetrieb  
;  
; für die Nutzung der Relais 0 u. 1 sind die Bits 0 u. 1entsprechend zu maskieren  
; z.B. Das Kassettenlaufwerk zu starten  
;
```

UART Controlregister:

```
;
; Controlregister ACIA E9h (aus Datenblatt Motorola M6850)
;
;   7 6 5 4 3 2 1 0
;   I I I I I I I I
;   I I I I I I 0 0 = clk/1
;   I I I I I I 0 1 = clk/16
;   I I I I I I 1 0 = clk/64
;   I I I I I I 1 1 = Reset
;   I I I 0 0 0     = ev 2Stop 7Datenbits
;   I I I 0 0 1     = od
;   I I I 0 1 0     = ev 1Stop      (gerade Parität)
;   I I I 0 1 1     = od            (ungerade Parität)
;   I I I 1 0 0     = -- 2Stop 8Datenbits
;   I I I 1 0 1     = -- 1Stop
;   I I I 1 1 0     = ev 1 Stop
;   I I I 1 1 1     = od
;   I 0 0           = RTS low
;   I 0 1           = RTS low IRQ enable
;   I 1 0           = RTS high
;   I 1 1           = RTS low
;   1               = IRQ enable
;
;   0 0 0 0 0 0 1 1 = 03h Baustein Reset
;   0 0 0 1 0 1 0 1 = 15h clk/16, 8Datenbit, 1Stop, ohne Parität
;   0 1 0 1 0 1 0 1 = 55h ... mit RTS high
;   0 0 0 1 0 1 0 0 = 14h clk/1, 8Datenbit, 1Stop, ohne Parität
;   0 1 0 1 0 1 0 0 = 54h wie oben mit RTS high
;
```

UART Statusregister:

```
;
; Statusregister ACIA E9h nur lesen
;
;   7 6 5 4 3 2 1 0
;   I I I I I I I I
;   I I I I I I I 1 = Empfangsregister voll
;   I I I I I I I 1 = Senderegister leer
;   I I I I I I 1   = DCD Eingang
;   I I I I x       = CTS Eingang
;   I I I 1         = Fehlerbits      -Frame
;   I I 1           =                   -Overrun
;   I 1             =                   -Parität
;   1               = IRQ-Ausgang    (ungerade Parität)
;
;
```

! Anmerkung:

Daten können nur richtig empfangen werden, wenn im UART der Takt durch 16 bzw. 64 geteilt wird (Bit 0), hierzu ist der Timmer entsprechend zu programmieren.

bei vollem Empfangsregister wird RTS nicht automatisch erzeugt, die Datenflußsteuerung muss per Software nachgebildet werden. Entweder DTR über das Modusregister oder RTS im Controlregister entsprechend setzen.

UART Datenregister:

Adresse F9h lesen/schreiben

TIMER Controlregister:

```
;
; Timer Controlregister D9h
;
;   7 6 5 4 3 2 1 0
;   I I I I I I I I
;   I I I I I I I 0 = Binärzähler
;   I I I I I I I 1 = BCD-Zähler
;   I I I I 0 0 0   = Modus 0 Impuls (einmalig, Softwareauslösung)
;   I I I I 0 0 1   = Modus 1 (einmalig, Hardwareauslösung G0-G2)
;   I I I I x 1 0   = Modus 2 Teiler durch n
;   I I I I x 1 1   = Modus 3 Rechteckgenerator
;   I I I I 1 0 0   = Modus 4 Triggerimpuls (Softwareauslösung)
;   I I I I 1 0 1   = Modus 5 Triggerimpuls (Hardwareauslösung G0-G2)
;   I I 0 0         = Zählerstand lesen
;   I I 0 1         = nur unteres Byte
;   I I 1 0         = nur oberes Byte
;   I I 1 1         = esrt unteres, dann oberes Byte
;   0 0            = Zähler 0
;   0 1            = Zähler 1
;   1 0            = Zähler 2
;   1 1            = unzulässig
;
```

TIMER Datenregister 0-2:

Im Moppel wird nur der Timer 0 für die Baudraten genutzt Adresse 89h

```
INIT: mvi a,37h          ; Zähler 0 als BCD-Zähler
      out TIMER_CTL      ;
      mvi a,TIM_lo       ;
      out TIMER_0        ; Zähler untere Hälfte
      mvi a,TIM_hi       ;
      out TIMER_0        ; Zähler obere Hälfte
```

die anderen stehen zur freien Verfügung, Ausgänge und die Gate-Steuerung sind an der 25pol Sub-D Buchse herausgeführt – Spielwiese für eigene Experimente...

Baudraten:

Alle Baudraten im Moppel leiten sich aus dem halben CPU-Takt ab, für die unterschiedlichen Datenübertragungsraten gibt es im Monitorprogramm Speicherstellen die einmal den CPU-Takt und die Baudrate darstellen:

0006h CPU-Quarz (4,6 oder 8Mhz)

000Eh Baudrate Drucker (4800Bd)


0016h Baudrate Kassetteninterface (1200Bd)

001Eh Baudrate V24 (4800Bd)

Anhand des CPU-Quarzes wird eine von drei Tabellen vorbereitet, die dann über die gewünschte Baudrate ausgelesen und im Timer0 geladen wird. Jede Tabelle enthält 8 Werte für die Baudraten 4800, 110, 300, 600, 1200, 2400, 4800 und 9600Bd. Die 4800Bd sind doppelt vorhanden, einmal als Standardwert am Tabellenanfang und einmal über Zeiger zugänglich.

Details können dem Listing im Anhang entnommen werden.

Anschlußbelegung:



Anschlußbelegung	
Serielles-Interface	
26.01.2015 09:33:12	
Sheet: 1/1	

Im CPM Betrieb (CTRL-P) schaltet den Drucker parallel zum Bildschirm
 - Sitzungen mitschreiben
 - Textdateien übertragen
 * +5v für Bluetooth-Modul

```

;
; Testprogramm zur Ermittlung der Timerwerte (HL)
; Auszug aus Moppelmonitor V5.5 (C)Reinhard Goessler hms 1985
;
; Anhand der Parameter CPU-Takt und gewuenschter Baudrate
;
        org 000h            ; nur fuer Simulator

start:   lxi h, 4800h       ; <-- Baudrate, hier 4800Bd
        mov a, h
        rlc
        mvi a, 00h
        adc h
        ani 07h
        rlc
        mov e, a
        mvi d, 00h        ; Zeiger innerhalb der Tabelle

        lxi h, BD_T3      ; Tabelle auswaehlen
        mvi a, 06h        ; CPU Takt, hier 6MHz
        cpi 07h
        jnc ende ; CPU-Takt > 7MHz
        lxi h, BD_T2
        cpi 05h           ;
        jnc ende ; CPU-Takt > 5MHz < 7 Mhz
        lxi h, BD_T1      ; CPU-Takt < 5 MHz
ende:    dad d             ; Zeiger fuer Tabelle
        nop
        hlt               ; nur fuer Simulator sonst Ruecksprung (HL)Timerwerte

; Baudratentabell
; Quarz < 5Mhz < 4 Mhz
BD_T1:   db 0b5h         ; 4800 Bd* Standard
        db 01h           ;
        db 78h           ; 110 Bd
        db 4Ah           ;
        db 0D4h         ; 1200 Bd
        db 06h           ;
        db 4Eh           ; 300Bd
        db 1Bh           ;
        db 6Ah           ; 2400 Bd
        db 03h           ;
        db 0B5h         ; 4800 Bd
        db 01h           ;
        db 0A7h         ; 600 Bd
        db 0Dh           ;
        db 0DAh         ; 9600 Bd
        db 00h

;
; Quarz > 5 MHz < 7MHz , hier 6,144MHz
BD_T2:   db 80h         ;
        db 02h
        db 17h
        db 6Dh
        db 0C4h
        db 09h
        db 00h
        db 28h
        db 00h
        db 05h
        db 80h
        db 02h
        db 00h

```



```
    db 14h
    db 40h
    db 01h
;
; Quarz > 7Mhz 8MHz (8085A2 bis 10Mhz)
BD_T3: db 41h
       db 03h
       db 0Ch
       db 08Eh
       db 05h
       db 0Dh
       db 15h
       db 34h
       db 83h
       db 06h
       db 41h
       db 03h
       db 0Bh
       db 1Ah
       db 0A1h
       db 01h
;
```

```

0001 0000      ;
0002 0000      ; Testprogramm zur Ermittlung der Timerwerte
0003 0000      ; Anhand der Parameter CPU-Takt und gewünschter Baudrate
0004 0000      ;
0005 0000          org 000h
0006 0000
0007 0000 21 00 48 start:    lxi h, 4800h      ; <-- Baudrate, hier 4800Bd
0008 0003 7C          mov a,h
0009 0004 07          rlc
0010 0005 3E 00      mvi a,00h
0011 0007 8C          adc h
0012 0008 E6 07      ani 07h
0013 000A 07          rlc
0014 000B 5F          mov e,a
0015 000C 16 00      mvi d,00h      ; Zeiger innerhalb der Tabelle
0016 000E
0017 000E 21 46 00    lxi h,BD_T3    ; Tabelle auswählen
0018 0011 3E 06      mvi a,06h      ; CPU Takt, hier 6MHz
0019 0013 FE 07      cpi 07h
0020 0015 D2 23 00    jnc ende ; CPU-Takt > 7MHz
0021 0018 21 36 00    lxi h,BD_T2
0022 001B FE 05      cpi 05h        ;
0023 001D D2 23 00    jnc ende ; CPU-Takt > 5MHz < 7 Mhz
0024 0020 21 26 00    lxi h,BD_T1    ; CPU-Takt < 5 MHz
0025 0023 19      ende:      dad d          ; Zeiger fÄ¼r Tabelle
0026 0024 00          nop
0027 0025 76          hlt          ; nur fÄ¼r Simulator sonst RÄ¼cksprung (HL)Timerwerte
0028 0026
0029 0026      ; Baudratentabell
0030 0026      ; Quarz < 5Mhz 4 Mhz
0031 0026 B5      BD_T1:  db 0b5h          ; 4800 Bd* Standard
0032 0027 01      db 01h          ;
0033 0028 78      db 78h          ; 110 Bd
0034 0029 4A      db 4Ah          ;
0035 002A D4      db 0D4h         ; 1200 Bd
0036 002B 06      db 06h          ;
0037 002C 4E      db 4Eh          ; 300Bd
0038 002D 1B      db 1Bh          ;
0039 002E 6A      db 6Ah          ; 2400 Bd
0040 002F 03      db 03h          ;
0041 0030 B5      db 0B5h         ; 4800 Bd
0042 0031 01      db 01h          ;
0043 0032 A7      db 0A7h         ; 600 Bd
0044 0033 0D      db 0Dh          ;
0045 0034 DA      db 0DAh         ; 9600 Bd
0046 0035 00      db 00h
0047 0036      ;
0048 0036      ; Quarz > 5 MHz < 7MHz , hier 6,144MHz
0049 0036 80      BD_T2:  db 80h          ;
0050 0037 02      db 02h
0051 0038 17      db 17h
0052 0039 6D      db 6Dh
0053 003A C4      db 0C4h
0054 003B 09      db 09h
0055 003C 00      db 00h
0056 003D 28      db 28h
0057 003E 00      db 00h
0058 003F 05      db 05h
0059 0040 80      db 80h
0060 0041 02      db 02h
0061 0042 00      db 00h
0062 0043 14      db 14h
0063 0044 40      db 40h

```

```
0064 0045 01          db 01h
0065 0046          ;
0066 0046          ; Quarz > 7Mhz 8MHz (8085A2 bis 10Mhz)
0067 0046 41      BD_T3:      db 41h
0068 0047 03          db 03h
0069 0048 0C          db 0Ch
0070 0049 8E          db 08Eh
0071 004A 05          db 05h
0072 004B 0D          db 0Dh
0073 004C 15          db 15h
0074 004D 34          db 34h
0075 004E 83          db 83h
0076 004F 06          db 06h
0077 0050 41          db 41h
0078 0051 03          db 03h
0079 0052 0B          db 0Bh
0080 0053 1A          db 1Ah
0081 0054 A1          db 0A1h
0082 0055 01          db 01h
0083 0056          ;
0084 0056
Number of errors = 0
```